武汉做网站hlbzx站长之家是什么网站

Customers:

AG32/ AGRV2K 这个芯片主频和定时器最高速度是多少？用户期望 CPLD计时器功能0.1ns以下。

AGM RE:

CPLD做不到 0.1ns的速率，这个需要10G以上的时钟。

那AGRV2K最高多少MHz呢？ 一般200MHZ比较容易实现。

进一步说明：

VCO出来最高可以到1.2G， 这个用起来有点难度。

PLL输出600Mhz， 这个可以用。一般200Mhz以下设计起来比较容易。

200~600Mhz有客户可以实现，主要看逻辑复杂度和设计能力。

对于之前用STM32F103和CPLD实现的方案，AG32 MCU实现是没问题，因为AG32 内部的FPGA+ MCU是通过AHB总线通信的，这不占用用户I/O，并且通信速率会比通过I/O传输的速率更快。

AG32 MCU的主频最高可以达到248MHz.

        因此，AG32 的方案明显优于传统的STM32F103 + CPLD的方案。具体如何通过较低的采样速率，实现想要的功能，这个需要用户进一步分析产品的功能原理，再规划具体的CPLD/FPGA设计.